Bagi pelawat di Electronica 2024

Tempah masa anda sekarang!

Yang diperlukan hanyalah beberapa klik untuk menempah tempat anda dan dapatkan tiket gerai

Hall C5 Booth 220

Pendaftaran pendahuluan

Bagi pelawat di Electronica 2024
Anda semua mendaftar! Terima kasih kerana membuat temujanji!
Kami akan menghantar tiket gerai melalui e -mel sebaik sahaja kami mengesahkan tempahan anda.
Rumah > Berita > TSMC akan mengeluarkan cip besar yang dua kali ganda saiz cip terbesar hari ini, dengan output kuasa beberapa kilowatt
RFQs/Pesanan (0)
Melayu
Melayu

TSMC akan mengeluarkan cip besar yang dua kali ganda saiz cip terbesar hari ini, dengan output kuasa beberapa kilowatt


Adakah anda fikir naluri AMD MI300X dan GPU B200 NVIDIA sangat besar?TSMC baru -baru ini mengumumkan pada seminar teknologi Amerika Utara bahawa ia sedang membangunkan versi baru teknologi pembungkusan Cowos, yang akan meningkatkan saiz pembungkusan tahap sistem (SIP) lebih daripada dua kali.Kilang OEM meramalkan bahawa ini akan menggunakan pakej besar 120x120mm dan mengambil beberapa kilowatt kuasa.

Versi terbaru Cowos membolehkan TSMC mengeluarkan lapisan perantaraan silikon yang kira -kira 3.3 kali lebih besar daripada fotomaska (atau topeng, 858 milimeter persegi).Oleh itu, logik, 8 hbm3/hbm3e tumpukan memori, I/O, dan cip kecil lain (chiplet) boleh menduduki sehingga 2831 milimeter persegi.Saiz substrat maksimum ialah 80 x 80 milimeter.Naluri AMD MI300X dan B200 NVIDIA kedua -duanya menggunakan teknologi ini, walaupun cip B200 NVIDIA lebih besar daripada MI300X AMD.

CowOSL generasi akan datang akan dimasukkan ke dalam pengeluaran pada tahun 2026 dan akan dapat mencapai lapisan pertengahan kira -kira 5.5 kali saiz topeng (yang mungkin tidak begitu mengagumkan seperti saiz topeng 6 kali yang diumumkan tahun lepas).Ini bermakna 4719 milimeter persegi akan tersedia untuk logik, sehingga 12 hbm memori tumpukan, dan cip kecil lain.SIP jenis ini memerlukan substrat yang lebih besar, dan menurut slaid TSMC, kami sedang mempertimbangkan 100x100 milimeter.Oleh itu, cip tersebut tidak akan dapat menggunakan modul OAM.

TSMC tidak akan berhenti di sana: Menjelang 2027, ia akan mempunyai versi baru teknologi Cowos, yang akan menjadikan saiz lapisan pertengahan 8 kali atau lebih kali saiz topeng, menyediakan ruang 6864 milimeter persegi untuk chiplet.Salah satu reka bentuk yang dicadangkan TSMC bergantung pada empat cip sistem bersepadu (SOICS) yang disusun, dipasangkan dengan 12 HBM4 memori tumpukan dan tambahan I/O cip.Raksasa sedemikian pasti akan menggunakan sejumlah besar kuasa - yang dibincangkan di sini adalah beberapa kilowatt dan memerlukan teknik penyejukan yang sangat kompleks.TSMC juga menjangkakan jenis penyelesaian ini menggunakan substrat 120x120mm.

Menariknya, pada awal tahun ini, Broadcom mempamerkan cip AI tersuai dengan dua cip logik dan 12 HBM memori tumpukan.Kami tidak mempunyai spesifikasi khusus untuk produk ini, tetapi ia kelihatan lebih besar daripada naluri AMD MI300X dan B200 NVIDIA, walaupun ia tidak sebesar rancangan TSMC 2027.

Pilih Bahasa

Klik pada ruang untuk keluar